电子系统设计 实验报告要求

该实验的实验报告要求电子版提交。

- 提交格式：word或pdf，请不要上传程序文件或工程文件
- 提交ddl：实验做完后的两周内；超出ddl提交报告将酌情扣分
- 提交方式：将文件发送至邮箱：thomas_htk@mail.ustc.edu.cn
- 结课前会发布实验报告收到情况表格，供大家核对

实验报告格式

0. 标题：写清楚姓名、学号、实验题目等信息。
1. 实验内容：简要清晰地阐述实验题目的要求。
2. 设计分析：分析实验内容，简介自己编程的思路。
3. 源代码：附上自己设计的，经过仿真和硬件验证均正确的Verilog源代码（包括运行模块与testbench），并用注释或代码后的补充文字说明代码的功能。

   > **Note**
   >
   > 在设计Verilog程序时，为避免抄袭情况，要求模块的名称带有个人标识，如module FPGA_EXP2_zs表示张三同学的代码。可以自己改变模块名，只要能不与其他同学重复且能正常运行即可。

4. 仿真波形：给出主要模块的仿真波形记录，并在图片后注明其对应的模块。仿真图上的字符应当清晰可辨。一些简单的模块（例如数据选择器等）可以不提供仿真波形，但也需要注明。

   > **Tip**
   >
   > 如果仿真结果与预期不同，但程序在实验箱上能正常运行，可以在实验报告中注明，并分析可能的原因。

5. RTL编译结果：请提供综合之后的RTL结构图，以及全编译之后的资源占用信息（即Compilation Report的内容）。
6. 实验箱结果：截图说明设计在FPGA上的管脚分配，并说明代码在FPGA上的运行结果。对静态结果，可以提供照片也可以用文字描述；对动态结果，可以用文字描述。
7. 实验总结：讲述实验过程中遇到的问题以及解决方法，并总结实验心得。如果有对实验的建议，也可以提出。

> **Note**
>
> 1. 第一次实验时由于没有发布实验报告要求，因此不要求撰写实验报告。同学如果做完了第一次实验中的自主学习部分（即16进制计数器），可以撰写这部分的实验报告并上传，不用提供设计思路与源代码。
> 2. 实验代码与实验报告禁止抄袭。